| Sommaire: |
Le Noyau du Pentium 4 : Petit Historique
Le Pentium 4 est le premier
processeur à mettre en oeuvre l'architecture NetBurst. Cette architecture
est définie comme un moteur d'exécution du code IA-32 et SIMD à de très
hautes fréquences. Cette définition cache plus de choses qu'il n'y paraît
au premier abord.
En effet, l'historique des architectures successives des processeurs Intel
nous a montré que chaque famille de processeurs a atteint une limite de
fonctionnement de par son architecture. Le 386 a vu son évolution stoppée
par l'absence de pipeline ; le 486, qui utilisait pour sa part une architecture
pipelinée ainsi qu'un cache interne a été le précurseur des multiplicateurs
de fréquence. En revanche, son architecture de bus le rendait inapte à
tirer profits de multiplicateurs importants. Le Pentium quant à lui a
introduit une architecture superscalaire rendue possible par la séparation
des caches code et données. Sa lacune principale résidait dans la séparation
de la mémoire cache de second niveau hors de la puce, ce qui a également
limité son évolution en fréquence. Enfin, plus près de nous, le Pentium
!!! a aujourd'hui atteint ses limites, de part son bus qui limite son
évolution, et son architecture interne qui supporte mal les hautes fréquences.
L'architecture NetBurst est ambitieuse, et Intel l'a conçue en lui procurant un potentiel de montée en fréquence (au fur et à mesure des évolutions technologiques), et surtout obtenir des performances qui évolueront le plus linéairement possible lors de cette progression en fréquence. Le choix des très hautes fréquences n'est pas le plus simple contrairement à ce que l'on pourrait croire. En effet, faire fonctionner aujourd'hui un processeur à des fréquences de l'ordre de 2GHz implique de nombreuses contraintes technologiques, et l'architecture NetBurst met en oeuvre un certain nombre de solutions pour les surmonter :
- La technologie Hyper Pipelined
- L'Execution Trace Cache
- Le Rapid Execution Engine
- Le jeu d'instruction SSE2
- Des lignes de cache de 64 et de 128 octets
- L'interface de bus Quad-Pumped (Quad Data Rate).