| Sommaire: |
Annexe : du CMOS au SOI
Reprenons le schéma en coupe du wafer a la derniere étape d'assemblage en technologie CMOS :
Schéma final d'un transistor CMOS
Le schéma ci-dessus est une parfaite illustration de la technologie Complementary Metal-Oxide Semiconductor (semi-conducteur d'oxyde métallique complémentaire). Celle-ci arrive pourtant à terme, la plupart des fabricants s’accordant à dire qu’elle ne sera plus utilisable lorsque les finesses de gravures courantes descendront en dessous des 0,10µ. Dans les années 90, la division de recherche d’IBM commença à travailler sur une solution plus performante, et en particulier sur le Silicon On Isulator (silicium sur isolateur).
Afin d’expliquer clairement l’avantage du SOI, nous allons nous pencher sur le principal défaut du CMOS : la capacitance ! En effet, sur le pourtour le l’émetteur et du collecteur on observe une forte capacitance due à la différence de potentielle entre le silicium et ces parties d’epi-couche ionisées. Cette capacitance ralentie le changement d’état du transistor. La solution à ce problème est simple : placer une couche d’isolant entre l’epi-couche et le silicium mais le gros problème est que pour faire naître l’epi-couche, l’épitaxie doit se faire SUR le silicium ! Et il est évidement impossible d’insérer l’isolant après… La seule solution est donc de faire naître l’isolant (oxyde de silicium) à l’intérieur du silicium par une technique appelé le Separation by IMplantation of OXygen (séparation par implantation d'oxygène). Le SIMOX consiste en une injection à très haute température d’oxygène purifié dans le wafer. L’injection est contrôlée afin d’obtenir des couches de 0,15µ d’oxygène qui, de par la température élevée, se colle au silicium, formant ainsi les fines couches d’oxyde.
La capacitance aux bornes du transistor ralentie son changement d’état.
La technologie SOI réduit cette capacitance, le changement d’état est donc plus rapide.
Injection de couches de 0,15µ
Formation de l’isolant (oxyde de silicium)
La technologie SOI va également de paire avec la métallisation au cuivre (déjà utilisé par AMD pour le T-Bred "B"), le cuivre ayant une plus faible résistance électrique que l’aluminium il permettra (avec le SOI) une montée en fréquence moins hasardeuse qu’en technologie CMOS, en outre le remplacement de l’aluminium par le cuivre réduira d’environ 35% les délais électrique d’interconnections. Cette montée en fréquence ne pourrait se faire sans l’évolution de l’oxyde diélectrique d’inter-couches ainsi que la technique de dépôt, le très récent procédé Spin-On Dielectric permet de déposer un nouveau type de diélectrique, les low-k dielectrics. Cette nouvelle technique aura pour but de réduire les interférences entre couches ainsi que les problèmes thermiques.
Hitachi UI-5000 SIMOX Implanter