Mardi 14 Mai 2024
  Recherche :

Accueil   |  News   |  Articles   |  Forum   |  A Propos

Utilisateurs Online : 4
BP % :
15 Derniers Articles




:: AMD / Intel ::

Actuellement
recommandé / conseillé :





Origine des visites
Origine des lecteurs d'x86


:: X86 Network ::
X86 Network :


:: News ::
Infos sur le cache L2 du Celeron P4
24-05-2002 16:59:04 - Franck

Indice de fiabilité : 0/8 ()


Le tout récent Celeron basé sur le noyau du Pentium 4 se distingue de ce dernier par la taille de son cache L2, descendue à 128Ko pour ce processeur d'entrée de gamme. Et il s'agit là de la seule différence notable avec le Pentium 4 Willamette, les deux processeurs partageant en effet le même noyau.

Afin de compléter notre étude passée sur le Pentium 4, nous avons regardé d'un peu plus près le cache L2 de ce nouveau Céléron, et l'avons comparé aux caches L2 des deux modèles de Pentium 4.


Celeron P4 Pentium 4
Willamette
Pentium 4
Northwood
Taille 128Ko 256Ko 512Ko
Largeur du bus 256 bits 256 bits 256 bits
Associativité 4-way 8-way 8-way
Taille d'une ligne 128 octets (2x64) 128 octets (2x64) 128 octets (2x64)
Taille d'un bloc
(# de lignes par bloc)
32Ko
(256 lignes)
32Ko
(256 lignes)
64Ko
(512 lignes)
Latence 8 cycles 8 cycles 8 cycles


Le L2 du Céléron hérite de la plupart des caractéristiques de celui du Pentium 4, à savoir :

  • des lignes de cache de 128 octets, découpées en deux secteurs de 64 octets.
  • une latence de 8 cycles (mesurée).
En revanche, son associativité a été abaissée à 4 voies, ce qui rend le cache moins efficace que celui en 8 voies du Pentium 4. Pourquoi une telle régression ?
La raison est à chercher dans les coûts de production. Le Céléron P4 est dérivé du noyau Willamette, qui embarque à l'origine 256Ko de L2, organisés en 8 blocs de 32Ko. Pour réduire ce cache à 128Ko, il suffit de désactiver 4 de ces blocs. Ce nouveau cache ne comporte alors plus que 4 blocs de 32Ko, soit 128Ko gérés en 4-way. Et voilà le Céléron P4 !

Si l'on effectue la même opération sur le core du Northwood, on obtient, à partir de 512Ko en 8-way, un cache de 256Ko en mode 4-way. Voilà ce que sera le futur Céléron Northwood, ce que confirment les documentations Intel en évoquant en effet un cache L2 de 256Ko de type 4-way.

Cette technique, qui permet de brider un processeur à moindre frais (c'est-à-dire sans modifier la chaîne de fabrication) n'est pas nouvelle : le Céléron Coppermine dérivait du Pentium !!! de la même façon.




<<< News Suivante
DDR333 : Update du test de la NB76-EA !
News Précédente >>>
Dans la série "carte de fou"...




Whoops! Something wrong happened to the my database! It would be nice if you emailed me and told me!