Présentation du northbridge (i875P)

Bien qu'on parle du Springdale depuis maintenant de nombreux mois, c'est finalement le Canterwood qui fait le premier son apparition de manière officielle. L'i875P a pour principale vocation de remplacer les chipsets Pentium 4 haut de gamme d'Intel. Sur les roadmaps, il vient donc en remplacement direct de l'i850E, mais aussi de l'E7205 dans une moindre mesure.

Ce nouveau chipset sera donc le fer de lance d'Intel dans le haut de gamme jusqu'en 2004. Comme principale amélioration sur l'i845PE, il apporte : Gestion du FSB 800 Mhz Gestion de la DDR400 sur 2 canaux + PAT (Performance Acceleration Technology) Gestion de l'AGP 8x

Voyons d'ailleurs un schéma global de l'i875P avant de passer plus en détail sur le Northbridge 82875P :

• Le Bus Processeur

Comme on le sait, la principale innovation du bus processeur vient de l'intégration d'un FSB à 200 Mhz (800 QDR) en lieu et place de l'ancien bus 133 Mhz, ou 533 QDR. Bien entendu, le nouveau chipset supporte également les "anciens" processeurs sur bus 533 QDR. Par contre, toutes les documentations d'Intel indiquent que le bus 100 Mhz (400 QDR) n'est plus supporté. Ca ne semble vraisemblablement pas être une limite physique puisque l'Asus P4C800 supporte sans problème une telle fréquence de bus, comme l'indique son manuel :

Ceci dit, l'interet d'utiliser conjointement un P4 FSB 400 ou un Celeron sur une plateforme i875P est assez limité. Mieux faut alors se rabattre sur la série i865 qui, elle, supporte officiellement le bus 400 QDR.

• Le Controleur mémoire

Voici sans nul doute la partie la plus intéressante du Northbridge i875P. Le contrôleur mémoire supporte donc la DDR400 en mode double canal. Il supporte également la mémoire de type ECC, mais pas celle de type "Registered". La capacité maximale est de 4 Go, limitation propre à l'adressage 32 bits. Contrairement à l'E7205, l'i875P est capable de désynchroniser le bus CPU par rapport au bus mémoire. Un P4 FSB533 pourra donc fonctionner en Dual DDR333 et un P4 FSB800 en Dual DDR266. Voici d'ailleurs les différents modes possibles techniquement :

Les configurations mémoires en bleu sont techniquement possibles, mais pas officiellement supportées. Impossible par contre d'utiliser du DualDDR 400 avec un Pentium 4 FSB 533 QDR. A noter cependant que tous les modes de fonctionnement indiqués ci-dessous sont supportés officiellement par l'i865PE. Bizarrerie technique, le mode FSB 800 / DDR333. Dans ce mode, Intel spécifie que la mémoire fonctionne en fait à 160 Mhz (DDR 320) au lieu de 166 Mhz (DDR 333). Ceci semble démontrer techniquement l'absence d'un coefficient FSB/RAM de 6:5, remplacé par un 5:4. Restons dans le DualDDR et parlons des différents positionnement des modules mémoires. L'i875P peut fonctionner en quatre modes différents. Deux modes Single DDR et deux modes Dual DDR. Voici un schéma de principe expliquant les différents modes de fonctionnement et l'échelle de performance :

Comme on le voit, le northbridge peut accepter 2x256 Mo et 2x512 Mo en mode DualDDR, mais sans mode dynamique (accès simultanée et entrelacé aux bancs mémoires). Avec 3 modules mémoires (hérésie !), le tout fonctionnera en Single Channel.

Parlons maintenant du mystérieux "PAT". Officiellement, cet acronyme signifie 'Performance Acceleration Technology". Officieusement, c'est un clin d’œil à Pat Gelsinger, CTO (Chief technology officer) d'Intel. Heureusement que ce monsieur ne s'est pas appelé Robert, il aurait fallu plus de brainstorming à l'équipe marketing pour lui rendre hommage ;) Qu'est ce exactement que le PAT ? En fait, il s'agit d'une technique de réorganisation du traitements des informations à l'intérieur du Northbridge. Il s'agit en fait de réduire la latence, aucun overclocking des fréquences n'est effectué, ce qui signifie que toutes les mémoires DDR400 pourront bénéficier du PAT. Pour rentrer dans les détails, le PAT agit en "court-circuitant" le chemin de traitement des données à l'intérieur de l'unité de traitement :

Couplée avec l'accélération du traitement, on obtient un gain d'environ 4%. Malheureusement, cette technologie ne fonctionne qu'avec une configuration de type FSB800/DDR400.

• Le Controleur AGP

L'i875P inaugure l'AGP 8x dans un chipset grand public. En effet, il est le premier à supporter cette norme, l'E7205 étant destiné au marché "Enterprise". Ce contrôleur est également compatible AGP 4x, mais il ne fonctionnera pas, comme tout les chipsets récents, avec des cartes AGP 2x à la norme AGP 1.0 (fonctionnant avec une signalisation de 3.3 Volts). Voyons les trois évolutions de l'AGP 8x :

Rien de bien nouveau de ce coté donc. Pour l'anectode, il faut noter qu'Intel semble se rapprocher de plus en plus d'ATi alors que nVidia s'éloigne vers AMD. En effet, le support AGP 8x des chipsets Intel a été développé avec des cartes Radeon. Nous avons appris que le successeur du bus AGP, actuellement connu sous le nom de "PCI Express", est actuellement en cours de developpement avec ... ATi !

• i875P : Conception du Northbridge

Comme nous l'avons vu ci-dessus, l'i875P comporte de fortes similitudes avec l'E7205. Il emploie d'ailleurs le meme packaging FCBGA à trés forte densité (1005 contacts) :

Grand public, l'i875P a été concu pour fonctionner sur des cartes mères 4 couches alors que 6 sont fortement recommandées pour l'E7205. La rotation à 45° du MCH permet faciliter le routage des pistes lors de la conception de la carte et ainsi de mettre un canal complet sur une couche Concernant le PAT, Intel explique que dans le processus de fabrication, la qualité du wafer et donc des dies varie. C'est le fameux "yield", dont on parle beaucoup. Selon nous, tout les chipsets de la gamme i865/i875 sortent de la même chaîne de fabrication. En sortie, ceux qui présentent les meilleures tolérances sont sélectionnés pour devenir des i875P avec le PAT. Les autres deviendront des i865. Intel fournit même un petit schéma qui semble confirmer nos hypothèses :

De là à dire qu'on pourrait activer le PAT sur les i865PE, il n'y a qu'un pas...

• ICH5 : Southbridges associés

Comme on peut facilement s'en douter, l'ICH5 est le remplaçant de l'ICH4 qui équipait l'i845PE/GE ainsi que l'E7205. L'ICH4 avait apporté la gestion de l'USB 2.0 ainsi que l'Enhanced AC97, l'ICH 5 apportera principalement la gestion du SATA

Les chipsets qui utiliseront l'ICH5 sont : l'i875P l'i865PE l'i865GE l'i865P A noter qu'une déclinaison mobile et destinée aux portables est prévue. Elle fera son apparision dans l'i855GME. Ce chipset sera adapté au futur Dothan, évolution 90 nm du Pentium M.

L'ICH5 se présente sous la forme d'un composant MBGA de 460 pins, soit 39 de plus que l'ICH4 et 100 de plus que l'ICH2. Voyons un tableau récapitulatif de tout les ICH (I/O Controler Hub) sortis à ce jour :

Voyons maintenant les differences entre ICH4 et ICH5 (en rouge) :

• La Liaison inter-bridge : Toujours à 66 Mhz QDR, elle permet la communication avec le NorthBridge via un bus propriétaire dit "Hub Interface". Comme pour l'ICH4, le bus fonctionne à 66 Mhz QDR, c'est l'Hub-Link 1.5 qui permet un débit maximum de 266 Mo/s.

• Le Controleur PCI : Capable de supporter 6 ports PCIs Bus Master, le controleur PCI de l'ICH5 est désormais compatible PCI 2.3. L'ICH4 était, quant à lui, compatible avec le PCI 2.2, norme définie en ... 1998 ! La révision 2.3 ajoute principalement une tension de 3.3 Volts en lieu et place du 5 Volts actuel. Bien sur, le bus PCI 2.3 est compatible avec les cartes PCI 2.2

• Le Controleur IDE : Principale nouveauté de ce nouveau chipset, le support du SATA150. Deux ports SATA150 sont donc géré nativement par le Southbridge ICH5. A noter que l'ICH5 existe en deux versions : l'ICH5 et l'ICH5R. C'est le second qu'on retouvera principalement sur les cartes actuelles. Le premier, dépourvu des fonctionnalités RAID, est prévu pour les plateformes lowcost de type i845GV. L'ICH5 supporte aussi deux ports IDE ATA100 standards. Pour plus d'info, voir plus bas.

• Le Controleur LAN : Autre nouveauté, le support du CSA pour "Communication Streaming Architecture". Il s'agit en fait d'un nouveau bus de communication entre le chipset et le chip reseau utilisé. Nous verons cette partie plus en détail ci-dessous.

• Le Controleur LPC : le controleur LPC (Low Pin Count) permet de connecter le controleur Super I/O au Southbridge. Il controle donc indirectement les ports PS2, LPT, COM, les ports IR et le controleur de disquette

• Le Controleur USB : L'ICH 4 6 ports USB 1.1/2.0, l'ICH5 en ajoute 2 et porte donc le total à 8 ports USB 2.0 supportés par le Southbridge. Ces ports sont bien sur encore compatibles USB 1.1

• Le Controleur AC97 : Il permet la gestion via une interface externe de la norme Audio Software AC'97 sur 6 canaux. Comme pour l'ICH4, il s'agit de l'Enhanced AC97 qui supporte une conversion AD/DA en 20 bits.

• Le Controleur SMBUS : Le SMBUS est un bus de communication simpliste qui permet de communiquer avec certains composants du systeme dans un bus de configuration et de diagnostic, c'est par exmeple le cas du SPD des mémoires ou du générateur de fréquence.

• Architecture de communication CSA

La problématique qui a conduit à l'élaboration du CSA est simple. Actuellement, les interfaces réseaux Gigabit Ethernet commencent de plus en plus à se répandre. Or, l'écrasante majorité des interfaces GbE embarquées est interfacées via le classique bus PCI 32 bits à 33 Mhz. Or, le débit maximum qu'on peut atteindre via le bus PCI est de (32 * 33 ) / 8 soit 133 Mo/s maximum théorique. En face, on trouve la vitesse d'un composant Gigabit Ethernet, qui peut transférer 1 Gbit par seconde soit 125 Mo/s. N'oublions pas que l'interface Gigabit Ethernet fonctionne en Full-Duplex, c'est à dire avec sa vitesse nominale dans les deux sens (RX -> TX & TX -> RX), soit 1 Gbit/s dans les deux sens donc un trafic de 2 Gbit/s ou 250 Mo/s. Bien plus que ne peut supporter le bus PCI standard.

Partant de cette problématique, Intel à crée le CSA, ou "Communication Streaming Architecture". Il s'agit en fait de déporter le besoin en bande passante nécessaire pour le GbE, du bus PCI vers le Northbridge, directement. Voyons le schéma de base :

Les échanges se font donc directement avec le Northbridge, sans passer par le bus PCI, ni le Southbridge, la bande passante maximum disponible est de 266 Mo/s, soit exactement le nécessaire par rapport aux 250 Mo/s maximum théorique du Gigabit Ethernet. Malheureusement, pour fonctionner, le CSA nécessite un composant adapté, et bien entendu, seul le 82547 d'Intel est adapté. Actuellement, aucune solution de 3Com ou de Broadcom ne supporte le CSA. Dommage.

• Controleur IDE SATA150

Passons maintenant au contrôleur IDE qui représente la principale évolution de ce Southbridge. Avant de nous intéresser plus particulièrement au SATA, notons tout de suite que deux canaux IDE33/66/100 standard (PATA) sont supportés par l'ICH5. Niveau SATA maintenant, le contrôleur intégré gère 2 ports SATA150 sur 2 canaux. C'est à dire que chaque port SATA dispose de 150 Mo/s de débit, et non plus de 100 Mo/s pour une nappe (dont deux unités) sur le PATA. Dans l'avenir, le SATA-300 est prévu pour mi-2003 et le SATA-600 pour mi-2007. Autre caractéristique intéressante, le SATA dispose de fonctionnalités "Hot-Plug", c'est a dire qu'on peut le brancher ou le débrancher à chaud. Autre intérêt, la longueur maximale d'un câble SATA est de 1 mètre contre 45 cm pour le PATA.

L'ICH5 dispose donc de deux controleurs PATA (4 unités max) et de deux controleurs SATA (2 unités max). Tous peuvent fonctionner en meme temps, mais uniquement en mode Enhanced IDE, qui necessite un driver. Voici cette configuration :

Dans cette configuration, 6 unités peuvent être connectées simultanément. Cependant, il faudra vous munir de la disquette de driver pour installer Windows XP, car elle n'est pas reconnue par défaut. Pour pallier à ce problème, il existe un mode "Legacy" ou "Compatibility" qui remplace un canal IDE par un canal SATA ou qui désactive le SATA. Ainsi, seul 4 unités sont connectables simultanément et on ne rencontre pas de problèmes pour l'installation. Voyons ces modes :

On peut d'ailleurs installer l'OS en Legacy et basculer ensuite par l'Enhanced IDE, ce que nous avons fait et qui ne pose aucun problème.

Parlons maintenant RAID. L'ICH5R inclut une gestion du RAID de façon native dans le Southbridge. Au programme, seul le RAID 0 est supporté. Pour rappel, le RAID 0, ou stripping, permet de coupler deux disques durs afin d'obtenir un débit théoriquement deux fois plus rapide. Lors de chaque cycle est lu un octet sur chaque disque, donc deux fois plus qu'avec un seul.

Suite ( Étude approfondie du Layout )