Pentium-M : Les Tests

• La configuration de test

Notre machine de test est un portable Asus S1N. Il est équipé d'un Pentium-Ma à 1,3GHz (13x100), d'un chipset Intel i855GM, à chipset graphique intégré, et de 256Mo de mémoire DDR PC2100. Le bus mémoire est cadencé à 266MHz, avec les timings suivants : 2,5-3-2-6.

Lors des tests comparatifs, nous avons utilisé un Pentium !!!-S à 1,13GHz (8,5x133) et overclocké à 1,41GHz (8,5x166), ainsi qu'un Pentium 4 à 2,4GHz (18x133) et un Pentium 4 3.06GHz (23x133). Nous avons également ajouté des mesures faites sur un Pentium 4-M à 1,7GHz (17x100).

• Tests de débits et de latence

Dans cette première partie du test du Pentium-M, nous allons mettre en évidence certaines caractéristiques du Pentium-M au travers de tests de débits mémoire et de mesure de latence.

Le test de débit consiste à mesurer le temps nécessaire à la lecture séquentielle de buffers de taille croissante, de 1Ko à plusieurs Mo, par pas de 1Ko (c'est long). La courbe ainsi obtenue met en évidence les paliers des différents niveaux de cache, et la hauteur des paliers fournit des informations sur les débits de ces caches. En outre, on peut également visualiser la performance des unités de chargement du processeur, ainsi que les performances du bus mémoire.

Regardons le résultat obtenu sur le Pentium-M 1,3GHz, en comparaison au Pentium !!!-S à 1,13GHz, lors de lectures en 128 bits.

La courbe du Pentium-M met en évidence le cache de données L1 de 32Ko, ainsi que le long palier correspondant aux 1024Ko du cache L2. Remarquons au passage que les quantités des deux caches ne s'additionnent pas, ce qui reflète une relation entre les deux caches de type inclusive. Ceci n'est guère étonnant et confirme le choix fait par Intel d'utiliser exclusivement ce mode.

La bande passante du L1 atteint 10200Mo/s, ce qui, à 1300MHz nous donne un débit en pointe de 7,8 octets par cycle, soit environ 8 octets, ou 64 bits. Nous avons vu dans le test du Pentium 4 que ce dernier possédait une unité de déplacement capable de transférer 128 bits par cycles, qui lui permet notamment d'atteindre des valeurs proches de 16 octets par cycle (15 octets par cycle en pratique) sur le test SSE. Hélas, le Pentium-M ne partage pas cette même capacité, et son unité de déplacement nécessite deux cycles afin de transférer les mêmes 128 bits, ce qui donne un débit théorique de 64 bits par cycle, valeur que l'on retrouve dans ce test.

Le L2 atteint quant à lui 5950Mo/s, ce qui lui confère un débit d'environ 4,5 octets par cycle. En comparaison, le cache L2 du P!!!-S offre un débit de tout juste 4 octets par cycle, ce qui correspond exactement à la valeur théorique d'un accès au cache L2 tous les deux cycles.

Le L2 du Pentium-M s'avère ici donc légèrement plus performant. On voit ici l'effet du mécanisme de prefetch amélioré du Pentium-M. Enfin, la courbe fait apparaître, passés les caches L2, le bus du Pentium-M beaucoup plus performant que celui du Pentium !!!-S, et qui lui permet notamment d'exploiter toute la bande passante de la mémoire DDR (et plus encore).

• Etude de la latence

La mesure des latences des différents niveaux de cache s'est effectuée avec le logiciel latency, qui fournit en outre de façon pratique les quantités effectives des différents niveaux de cache de données (le cache code n'apparaissant effectivement pas).

Nous constatons tout d'abord que la latence réelle du cache L1 est conforme au chiffre annoncé : 3 cycles, comme sur le Pentium !!!.

La latence du L2 est mesurée à 9 cycles, mais elle inclut celle du L1, ce qui nous donne une latence effective de 6 cycles pour le seul cache L2. Nous sommes là très proches des 5 cycles annoncés, et cette valeur est en effet légèrement supérieure à la latence du L2 du Pentium !!! (4 cycles sur P!!! Coppermine, 5 cycles sur P!!!-S). La gestion du L2 par quadrant du Pentium-M ajoute ainsi effectivement un cycle supplémentaire, nécessaire à la sélection du quadrant.

Suite ( Pentium-M : Les Benchmarks )